Record Details

Characteristic features of LUT setting codes of Intel FPGAs

Dependability

View Archive Info
 
 
Field Value
 
Title Characteristic features of LUT setting codes of Intel FPGAs
Особенности кодов настройки LUT FPGA фирмы Intel
 
Creator S. Tyurin F.; Perm National Research Polytechnic University
A. Prokhorov S.; Perm National Research Polytechnic University
С. Тюрин Ф.; Пермский национальный исследовательский политехнический университет
А. Прохоров С.; Пермский национальный исследовательский политехнический университет
 
Subject combinational machine;majority function (2 out of 3);logic cells;LUT (Look Up Table);FPGA (Field Programmable Gate Array);Logic Cell Comb;adaptive logic module (ALM)
комбинационный автомат;мажоритарная функция или функция голосования по большинству голосов (выбор 2 из 3-х);логический элемент – LUT (Look Up Table);программируемые логические интегральные схемы – ПЛИС типа FPGA (Field – Programmable Gate Array);настройки логических элементов (Logic Cell Comb);адаптивные логические модули – АЛМ
 
Description State-of-the-art digital circuit design widely uses field programmable gate arrays (FPGAs), in which the functions of logic cells and their connections are set up. That is defined in the configuration file that is loaded in the configuration memory cells (static random access memory) of FPGA from external memory. The logic itself is implemented in the so-called LUTs (Look Up Tables), multiplexors that implement memory cells, are based on transmitting transistors and represents a tree that is activated by a specific variable collection. The setting is multiplexor data, therefore logical (switching) function values for the specific collection are transmitted to the tree output. As it turns out, the associated LUT setting code can be decoded and used for analyzing synthesis results in Quartus II by Altera that has been acquired by Intel. Now Intel also specializes in FPGA production. The article considers an example of the synthesis of a simple combinational finite state machine that implements the so-called majority function (2 out of 3). This function equals 1 if the majority of variables equals 1. Majority function implementation diagram is synthesized in Quartus II that builds a special BDF (Block Diagram/Schematic File) file. The resulting diagram is examined with Map Viewer. In the appropriate diagram, LUT (Logic Cell Comb) setting codes for implementation of the specified function are set forth in the form of four-digit hexacodes. Decoding is shown for setting codes for logic cells of FPGA LUT type that describe the content of the respective truth tables of functions that depend on the input variable machine. The article shows the code changes in the process of diagram optimization by Quartus II with possible modification of the variables sequence order and correspondence with the inputs of a four-input LUT without modifications to the logical function. If Stratix IIGX FPGA is used that has the so-called adaptive logic modules (ALM) with 6 inputs, Quartus II uses 64-bit codes (eight-digit hexacodes). Respective coding is also examined in this paper.
В настоящее время в цифровой схемотехнике широко применяются программируемые логические интегральные схемы (ПЛИС), в которых настраиваются функции логических элементов и их связи. Это определяется конфигурационным файлом, который загружается в ячейки конфигурационной памяти (это оперативная память статического типа) ПЛИС из внешней памяти. Сама логика реализуется в так называемых LUT (Look Up Table), представляющих собой мультиплексор, реализующий ячейку памяти и построенный на передающих транзисторах, и представляющий собой дерево, которое активируется на конкретном наборе переменных. Настройка представляет собой данные мультиплексора, поэтому на выход дерева передаётся значение логической (переключательной) функции на данном конкретном наборе. Оказывается, соответствующий код настройки LUT можно расшифровать и использовать при анализе результатов синтеза в системе Quartus II фирмы Альтера, которая в настоящий момент приобретена фирмой Интел. Теперь фирма Интел специализируется также и на производстве ПЛИС типа FPGA (Field – Programmable Gate Array). Рассматривается пример синтеза простого конечного комбинационного автомата, реализующего так называемую мажоритарную функцию или функцию голосования по большинству голосов (выбор 2 из 3-х). Эта функция равна единице в случае, если большинство переменных рано единице. Выполняется синтез схемы реализации мажоритарной функции в системе Quartus II, формирующей специальный файл BDF (Block Diagram / Schematic File). Исследуются особенности полученной схемы с помощью средства Map Viewer. На соответствующей схеме указываются коды настройки LUT (Logic Cell Comb) на реализацию заданной функции в виде четырехзначных шестнадцатеричных кодов. Расшифровываются коды настройки логических элементов типа LUT ПЛИС типа FPGA, описывающие содержимое соответствующих таблиц истинности функций, зависящих от входного переменного автомата. Показывается изменение кодов в процессе оптимизации схемы, выполняемой системой Quartus II, с возможным изменением порядка следования переменных и соответствия входам LUT с четырьмя входами, но сама логическая функция не изменяется. При использовании ПЛИС Stratix IIGX, имеющей так называемые адаптивные логические модули АЛМ, у которых 6 входов, Quartus II использует 64 битные коды (восьмизначные шестнадцатеричные коды). Рассматриваются особенности соответствующего кодирования.
 
Publisher LLC Journal Dependability
 
Contributor —
—
 
Date 2017-06-15
 
Type info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
—
—
 
Format application/pdf
application/pdf
 
Identifier http://www.dependability.ru/jour/article/view/208
10.21683/1729-2646-2017-17-2-11-16
 
Source Dependability; Том 17, № 2 (2017); 11-16
Надежность; Том 17, № 2 (2017); 11-16
2500-3909
1729-2646
10.21683/1729-2646-2017-17-2
 
Language rus
eng
 
Relation http://www.dependability.ru/jour/article/view/208/377
http://www.dependability.ru/jour/article/view/208/378
Угрюмов Евгений Павлович. Цифровая схемотехника: учебное пособие / Е. П. Угрюмов.– СПб : БХВ-Петербург, 2004. – 518 с.
С. Цыбин. Программируемая коммутация ПЛИС: взгляд изнутри. [Электронный ресурс]. – URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения 16.12.2014)
An Ultra-Low-Energy, Variation-Tolerant FPGA Architecture Using Component-Speci_c Mapping [Электронный ресурс]. – URL: http://thesis.library.caltech.edu/7226/ (Дата обращения 11.11.14 г.)
Золотуха Р., Комолов Д. Stratix III – новое семейство FPGA фирмы Altera [Электронный ресурс]. – URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения 28.11.2015)
Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Электронный ресурс]. – URL: http://www.kit-e.ru/articles/plis/2010_2_39.php (дата обращения: 27.11.2015).
Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices [Электронный ресурс]. – URL: https://www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/hb/stx3/stx3_siii51002.pdf (дата обращения: 29.11.2015).
Тюрин С.Ф., Громов О.А., Греков А.В. Реализация цифровых автоматов в системе Quartus фирмы Altera: лабораторный практикум. – Пермь : Изд-во ПНИПУ, 2011. – 133 с., 7,25 усл. печ. л.: ил. – Библиогр.: с. 112
 
Rights Authors who publish with this journal agree to the following terms:Authors retain copyright and grant the journal right of first publication with the work simultaneously licensed under a Creative Commons Attribution License that allows others to share the work with an acknowledgement of the work's authorship and initial publication in this journal.Authors are able to enter into separate, additional contractual arrangements for the non-exclusive distribution of the journal's published version of the work (e.g., post it to an institutional repository or publish it in a book), with an acknowledgement of its initial publication in this journal.Authors are permitted and encouraged to post their work online (e.g., in institutional repositories or on their website) prior to and during the submission process, as it can lead to productive exchanges, as well as earlier and greater citation of published work (See The Effect of Open Access).
Авторы, публикующие в данном журнале, соглашаются со следующим:Авторы сохраняют за собой авторские права на работу и предоставляют журналу право первой публикации работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим распространять данную работу с обязательным сохранением ссылок на авторов оригинальной работы и оригинальную публикацию в этом журнале.Авторы сохраняют право заключать отдельные контрактные договорённости, касающиеся не-эксклюзивного распространения версии работы в опубликованном здесь виде (например, размещение ее в институтском хранилище, публикацию в книге), со ссылкой на ее оригинальную публикацию в этом журнале.Авторы имеют право размещать их работу в сети Интернет (например в институтском хранилище или персональном сайте) до и во время процесса рассмотрения ее данным журналом, так как это может привести к продуктивному обсуждению и большему количеству ссылок на данную работу (См. The Effect of Open Access).